最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
楼主: avic

【黑金原创教程】Verilog HDL那些事儿--建模篇 完整版

  [复制链接]
sf1988 发表于 2013-10-23 08:45:32 | 显示全部楼层
好东西,O(∩_∩)O谢谢!
萧玉寒110 发表于 2013-10-23 16:06:34 | 显示全部楼层
谢谢分享!知识在分享中增长。
木棉 发表于 2013-10-23 20:51:22 | 显示全部楼层
哈哈哈哈哈哈哈哈
hithd 发表于 2013-10-23 21:13:20 | 显示全部楼层
好好 啊     有收获
inspirit 发表于 2013-10-23 23:37:06 | 显示全部楼层
之前的不完整?
eagle217 发表于 2013-10-24 10:43:45 | 显示全部楼层
多谢  好好学
鑫海宝贝 发表于 2013-10-26 19:33:27 | 显示全部楼层
偶来看看,学习一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-1-21 06:23 , Processed in 0.085131 second(s), 14 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表