最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
楼主: avic

【黑金原创教程】Verilog HDL那些事儿--建模篇 完整版

  [复制链接]
myqq 发表于 2019-1-4 11:43:44 | 显示全部楼层
ASSSSSSSSSA
ganbiaomd 发表于 2019-1-10 10:39:28 | 显示全部楼层
值得**的好东西,收藏了
izyzs 发表于 2019-1-10 10:55:48 | 显示全部楼层
好资料 看看
李九日 发表于 4 天前 | 显示全部楼层
学习一下,谢谢分享
wqw_123 发表于 3 天前 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶
13667287885 发表于 前天 10:11 | 显示全部楼层
新人,来学习学习
yaolh 发表于 3 小时前 | 显示全部楼层
新手学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-1-18 20:45 , Processed in 0.066129 second(s), 13 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表