最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
楼主: avic

【黑金原创教程】Verilog HDL那些事儿--建模篇 完整版

  [复制链接]
hquanlin 发表于 2013-11-1 17:03:49 | 显示全部楼层
值得下载的好东西,收藏了
ArthurBruin 发表于 2013-11-1 17:28:13 | 显示全部楼层
好东西,共分享
Fresh_ML 发表于 2013-11-2 21:17:52 | 显示全部楼层
更新了嘛?下来看看
zzfd97 发表于 2013-11-3 17:06:01 | 显示全部楼层

好东西      值得学习  
nbdekang 发表于 2013-11-3 20:54:01 | 显示全部楼层
vvvvvvvvvvvvvvvvvvvvvvvvvv
又闻兰花香 发表于 2013-11-3 22:19:58 | 显示全部楼层
黑金的东西确实好
lijiang0785 发表于 2013-11-4 20:20:38 | 显示全部楼层
看有什么变化
zhouming 发表于 2013-11-4 22:16:49 | 显示全部楼层
非常感谢楼主分享
feiyang_yuntian 发表于 2013-11-5 20:24:49 | 显示全部楼层
楼主辛苦了!!!!!!!!!!
zhouyibjjtdx 发表于 2013-11-5 21:03:43 | 显示全部楼层
谢谢       !!!!!!!!!!!!!!!!11
freedombell 发表于 2013-11-6 22:03:20 | 显示全部楼层
支持一下,今晚很卡
xidianzxc 发表于 2013-11-7 15:44:45 | 显示全部楼层
初学verilog,感觉作者的很多代码,写的非常漂亮,让人叹为观止
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-1-18 20:46 , Processed in 0.077402 second(s), 14 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表