最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
查看: 48722|回复: 3213

【黑金原创教程】Verilog HDL那些事儿--时序篇 完整版

  [复制链接]
avic 发表于 2013-10-17 10:13:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
《Verilog HDL那些事儿--时序篇》已经连载完成,下面链接,包含教程,源程序。
游客,如果您要查看本帖隐藏内容请回复



caihuijun888 发表于 2013-10-17 10:40:42 | 显示全部楼层
赞一个,定一个
山野村夫 发表于 2013-10-17 12:15:20 | 显示全部楼层
dddddddddddddddddddddddddddd
醉清风 发表于 2013-10-17 19:33:32 | 显示全部楼层
Verilog HDL那些事儿--时序篇》已经连载完成,下面链接,包含教程,源程序。
qw232551857 发表于 2013-10-17 23:01:40 | 显示全部楼层
这东西是哈东西,直接收藏...
qixinkeji 发表于 2013-10-20 15:09:51 | 显示全部楼层
我想下载来学习!
peterlinux2010 发表于 2013-10-20 16:40:52 | 显示全部楼层
哈哈,又有好东东出来了,支持下

windydfl 发表于 2013-10-21 20:35:59 | 显示全部楼层
这个只是时序篇吗?
huangxw 发表于 2013-10-22 08:44:44 | 显示全部楼层
Verilog HDL那些事儿--时序篇 完整版
凌枫 发表于 2013-10-22 09:27:12 | 显示全部楼层
这个很不错的资料啊,收藏
sf1988 发表于 2013-10-23 08:48:26 | 显示全部楼层
很好的东西!
萧玉寒110 发表于 2013-10-23 16:10:27 | 显示全部楼层
知识在分享中增长。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号

GMT+8, 2017-7-24 10:45 , Processed in 0.095999 second(s), 20 queries , Gzip On.

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表