最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
楼主: avic

【黑金原创教程】Verilog HDL那些事儿--时序篇 完整版

  [复制链接]
lvjinwen 发表于 2018-12-16 22:39:57 | 显示全部楼层
DDDDDDDDDDDDDDDD
苹果泡梨 发表于 2018-12-16 23:15:35 | 显示全部楼层
黑金的必出精品
熊仔饼干 发表于 2018-12-20 13:50:56 | 显示全部楼层
赞一个,定一个
流年似水121 发表于 2018-12-20 17:08:05 | 显示全部楼层
这个挺好的使用
zxf224 发表于 2018-12-21 15:11:35 | 显示全部楼层
顶一个,感谢
leledeyuan00 发表于 2018-12-22 16:54:55 | 显示全部楼层
学习一下大神的建模
dextero11 发表于 2018-12-26 09:12:35 | 显示全部楼层
时序篇 完整版都讲的设计么内容啊
17083240587 发表于 2018-12-27 11:26:21 | 显示全部楼层
赞一个,定一个
王不哭 发表于 2018-12-29 09:58:09 | 显示全部楼层
《Verilog HDL那些事儿--时序篇》已经连载完成,下面链接,包含教程,源程序。
y1013003539 发表于 2018-12-30 20:44:52 | 显示全部楼层
GANXIE TIZHUDEFENXIANG
李九日 发表于 2019-1-14 18:13:28 | 显示全部楼层
学习一下,谢谢分享
wqw_123 发表于 2019-1-15 08:53:15 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-6-21 06:21 , Processed in 0.071303 second(s), 12 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表