最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
楼主: avic

【黑金原创教程】Verilog HDL那些事儿--时序篇 完整版

  [复制链接]
dazifeng 发表于 2019-2-19 15:20:20 | 显示全部楼层
好不容易**了,学习下
TXZ2018 发表于 2019-2-24 16:17:37 | 显示全部楼层
谢谢,楼主分享
fanzhou555 发表于 2019-2-24 17:13:36 | 显示全部楼层
学习学习!一个不漏
羊肉串01 发表于 2019-2-26 19:11:17 | 显示全部楼层
666666666666666
izyzs 发表于 2019-2-27 13:54:49 | 显示全部楼层
xaizai kankan
simpleyoume 发表于 2019-2-27 16:40:08 | 显示全部楼层
水电费第三方水电费水电费第三方第三方水电费水电费第三方对方
a1993s05 发表于 2019-3-5 09:42:45 | 显示全部楼层
好资料 谢谢分享
bingozion 发表于 2019-3-8 23:24:31 | 显示全部楼层
时序分析,很好的资料
ztxxcm 发表于 2019-3-15 19:59:27 | 显示全部楼层
特意过来学习,谢谢分享
halo123 发表于 2019-3-16 00:56:32 | 显示全部楼层
学习ING,谢谢楼主!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-4-25 16:53 , Processed in 0.071096 second(s), 12 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表