最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
楼主: avic

【黑金原创教程】Verilog HDL那些事儿--时序篇 完整版

  [复制链接]
dhma 发表于 2013-11-3 11:22:01 | 显示全部楼层
正好要学习
zzfd97 发表于 2013-11-3 16:26:47 | 显示全部楼层
很好的东西!
szm3 发表于 2013-11-4 14:14:01 | 显示全部楼层
3部曲成就FPGA
tz706653669 发表于 2013-11-4 20:23:33 | 显示全部楼层
下来看看应该还不错
feiyang_yuntian 发表于 2013-11-5 20:25:32 | 显示全部楼层
非常好的东东!!!!!!!!!!!!!
ldmsunny 发表于 2013-11-6 12:16:27 | 显示全部楼层
资料很好,谢谢
freedombell 发表于 2013-11-6 21:56:15 | 显示全部楼层
赞一个,给的光盘没这些资料
Fresh_ML 发表于 2013-11-7 15:42:06 | 显示全部楼层
好好再看看···
xidianzxc 发表于 2013-11-7 17:32:02 | 显示全部楼层
学完建模篇,跟着笔者的步伐,相信作者!!!!!
走走就散了 发表于 2013-11-7 21:45:41 | 显示全部楼层
谢谢 楼主分享 !!!!!
tendy 发表于 2013-11-8 02:54:27 | 显示全部楼层
不顶对不住大家
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-6-17 09:48 , Processed in 0.071971 second(s), 13 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表