最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
查看: 536|回复: 2

将AX516的GMII转为RGMII

[复制链接]
bozai 发表于 2016-10-31 15:15:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
在网上找了个修改 但是你有问题  有做过的朋友么`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date:    15:31:26 10/24/2016
// Design Name:
// Module Name:    rgmii_io
// Project Name:
// Target Devices:
// Tool versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module rgmii_io(

input reset_n,
input fpga_gclk,                                       
output e_reset,

//FPGA RGMII IN<--------GMII OUT  
//********************************************
input Rx_ctrl,//Rx_ctrl in fpga
input Rx_clk,//Rx_clk              RGMII
input[3:0] Rxd_RGM,//Rxd_RGM        

output reg[7:0] Rxd,
output reg Rx_dv,                // GMII
output reg Rx_er,
//output reg Rx_clk,


//GMII IN---------> RGMII OUT

input[7:0] Txd,
input Tx_er,
input Tx_en,                    //GMII
input Tx_clk,

output Tx_ctrl,
output Tx_clk_RGM,              //RGMII
output [3:0] Txd_RGM


//output Tx_clk,  // input Tx_clk,
//input Rx_clk,
//output Tx_clk_RGM,

//input[7:0] Txd, //Txd接入e_Txd

// input Tx_en,
//input Tx_er,



//output reg[7:0] Rxd,

//output reg Rx_dv,
//output reg Rx_er
);
assign Tx_clk_RGM = ~Tx_clk;
//******************************************************************************
//Tx control                                                              
//******************************************************************************
wire Tx_err;
reg[3:0] Txd_low,Txd_high;
reg Tx_en_d1,Tx_err_d1;
assign Tx_err=Tx_en^Tx_er;
assign Txd_RGM = Tx_clk ? Txd_low : Txd_high;
assign Tx_ctrl = Tx_clk ? Tx_en_d1 : Tx_err_d1;
//
/*Ethernet_test test1 (
    .reset_n(reset_n),
    .fpga_gclk(fpga_gclk),
    .e_reset(e_reset),

           .e_rxc(Rx_clk), //in fpga  
    .e_rxdv(Rx_dv),
    .e_rxer(Rx_er),
    .e_rxd(Rxd), //Rxd    GMII IN
         
   // .e_txc(),     //未使用25Mhz
    .e_gtxc(Tx_clk),  //Tx_clk 125Mhz
    .e_txen(Tx_en), //Tx_en
    .e_txer(Tx_er), //Tx_er
    .e_txd(Txd)     //Txd
    );
// */
always@(posedge Tx_clk)
begin
    Txd_low <= Txd[3:0];
    Txd_high <= Txd[7:4];
    Tx_en_d1 <= Tx_en;
    Tx_err_d1 <= Tx_err;
end
//******************************************************************************
//Rx control                                                              
//******************************************************************************
wire Rx_er_d1;
reg[3:0] Rxd_low,Rxd_high;
reg Rx_dv_d1,Rx_err_d1,Rx_dv_d2,Rx_er_d2;
reg[7:0] Rxd_d1;
assign Rx_er_d1=Rx_dv_d1^Rx_err_d1;
wire Rx_clk_n;
assign Rx_clk_n=~Rx_clk;

always@(posedge Rx_clk_n)
begin
    Rxd_low<=Rxd_RGM;
    Rx_dv_d1<=Rx_ctrl;
end

always@(posedge Rx_clk)
begin
    Rxd_high<=Rxd_RGM;
    Rx_err_d1<=Rx_ctrl;
end

always@(posedge Rx_clk_n)
begin
    Rxd_d1<={Rxd_high,Rxd_low};
    Rx_dv_d2<=Rx_dv_d1;
    Rx_er_d2<=Rx_er_d1;
end

always@(posedge Rx_clk)
begin
    Rxd<=Rxd_d1;
    Rx_dv<=Rx_dv_d2;
    Rx_er<=Rx_er_d2;
end
endmodule

firefly1991 发表于 2016-10-31 19:17:47 | 显示全部楼层
RGMII是什么东东
turning01 发表于 2018-11-22 10:10:26 | 显示全部楼层
用gmii to rgmii的IP核  或者IDDR ODDR
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-1-23 01:57 , Processed in 0.065124 second(s), 15 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表