最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
查看: 224|回复: 3

我的代码有什麽问题吗?大神请进

[复制链接]
sunny74999 发表于 2018-1-8 13:05:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 sunny74999 于 2018-1-8 13:07 编辑
  1. module myAdder(clock,reset,a,b,sum);
  2. parameter width=8;//定义宽度
  3.   input clock,reset;
  4.   input[width-1:0]a,b;//定义a,b的宽度
  5.   output [width:0]sum;//定义和的宽度
  6.   reg[width-1:0]a_reg,b_reg;
  7.   reg[width:0]sum_reg;
  8.   always@(posedge clock or negedge reset)//上升沿 clock or 下降沿reset  规定用非阻塞
  9.    if(!reset)
  10.     begin                                //begin and 顺序语句 fork join 并行语句
  11.      a_reg<='B0;
  12.      b_reg<='B0;
  13.    sum_reg<='B0;
  14.     end
  15.    else
  16.     begin
  17.      a_reg<=a;
  18.      b_reg<=b;
  19.      sum_reg<=a_reg+b_reg;
  20.     end
  21. end module
复制代码

本人想模拟一下八位加法器,结果总是报错,请大神指点,begin end 的成对使用没错啊,为何会这样



kliujie123 发表于 2018-1-10 16:53:11 | 显示全部楼层
endmodule是连在一起的,不是分开的!
Orion_MS 发表于 2018-1-14 09:14:47 | 显示全部楼层
少输出,在endmodule之前一行添加 assign sum = sum_reg;
Orion_MS 发表于 2018-1-14 17:42:44 | 显示全部楼层
1、end module 要连写,中间没空格
2、输出和寄存器需要建立连接,在endmodule前加assign sum = sum_reg

仔细看错误提示,应该不难找到问题所在
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号

GMT+8, 2018-4-24 16:22 , Processed in 0.072653 second(s), 16 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表