最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
查看: 108|回复: 0

关于quartus13.0调试EPM7064遇到的问题

[复制链接]
sdlczxk2002 发表于 2018-5-8 14:15:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
    请各位高手指教,我在调试的过程中遇到了不能正常运行的问题,CPLD是比较老的CPLD,打开工程的时候会提示does not support logiclock regions,我在里面做的延时函数,不能正常运行,函数如下:
always @(posedge KEY) begin
                   if(yanshi>= 16'd50)
                            begin
                                     yanshi<= 0;
                                     yanshiend<= ~yanshiend ;
                            end
                   else                  
                            yanshi<= yanshi + 1'b1;
end
KEY是时钟,周期为20ms,这个应该是1S的延时,实际上延时不对,延时大约100ms,差了10倍,一直没找到原因。请各位帮忙查找原因,谢谢。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号

GMT+8, 2018-5-23 09:28 , Processed in 0.064133 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表