最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
查看: 387|回复: 0

关于PLL输出口的问题

[复制链接]
Sre_lucifer 发表于 2018-5-10 09:44:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,请问一下专用PLL时钟输出引脚PLL_CLKOUT与用普通IO作PLL时钟输出有什么区别啊?是PLL_CLKOUT输出时钟更精确吗?


您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号

GMT+8, 2018-10-23 16:44 , Processed in 0.072210 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表