最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
查看: 160|回复: 1

一个关于VHDL语言 函数的语法错误

[复制链接]
黑雨秋水 发表于 2019-3-28 18:41:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
这句话存在的问题是什么?提示error是indexed name is not a type
试着去除了括号内的u:不报错,但会有语法错误的警告,请问这个u:的意义是什么



第一次接触VHDL写的模块,不得不使用一下。希望能得到帮助,谢谢。

 楼主| 黑雨秋水 发表于 2019-3-28 18:45:14 | 显示全部楼层
function sum_bits ( u:std_logic_vector ) return unsigned (3 downto 0) is

   variable sum : unsigned(3 downto 0);
        begin
      assert u'length < 16 report "sum_bits error";
      sum := to_unsigned(0,4);
                for i in u'range loop
         sum := sum + unsigned(u(i downto i));
                end loop;
                return sum;
        end sum_bits;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-4-23 05:01 , Processed in 0.068755 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表