最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
查看: 345|回复: 2

驱动篇实验十五FIFO模块调用问题

[复制链接]
GOUYANG 发表于 2019-5-19 16:03:02 | 显示全部楼层 |阅读模式
自己写了一个串口程序需要调用实验十五的FIFO模块,但是发现编译后虽然没有报错,但是FIFO模块没有生成底下的RAM文件,而例程中有。 这使得我的程序测试失败,在例程中修改自己的程序就可以成功,感觉是新建工程没有生成RAM的原因?  请问大家这个是怎么回事,软件设置都是默认的,没有修改什么。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
 楼主| GOUYANG 发表于 2019-5-19 16:09:24 | 显示全部楼层
非常困惑,请帮忙看看
 楼主| GOUYANG 发表于 2019-5-19 17:53:38 | 显示全部楼层
请问有人知道吗》?好着急
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2016 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-6-18 07:41 , Processed in 0.065185 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表