最专业的FPGA ZYNQ论坛--黑金动力社区

 找回密码
 注册
查看: 343|回复: 0

两份verilog逻辑整成一份逻辑

[复制链接]
qhzhao 发表于 2019-10-25 15:12:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
     现在在做水上水下光路热备份,水上数据热备份,水下命令热备份。水上水下板子硬件结构完全相同。
怎么样整成一份逻辑FPGA自动判断自己是水上还是水下,自己工作呢;

您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|@2009-2019 芯驿电子科技(上海)有限公司|小黑屋|手机版|Archiver|黑金动力社区 ( 沪ICP备11013590沪公网安备 31011702000003号 举报投诉电话:15300558155

GMT+8, 2019-12-5 23:37 , Processed in 0.061224 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表